| SOT형 자성 메모리 연구에서 중요 성과 달성 | ||
|
||
  중국과학원 마이크로전자연구소 마이크로전자소자·집적기술중점실험실은 SOT형 자성메모리(MRAM) 연구 분야에서 중요한 진전을 이루었다. 저전력, 고안정적 데이터 쓰기 조작 달성은 MRAM이 시급히 해결해야 할 핵심 과제이며 그 중 쓰기 전류의 비대칭 제거는 안정적이고 제어 가능한 쓰기 프로세스를 구현하고 전원공급 회로 설계를 간소화하는데 매우 중요하다. STT-MRAM(Spin-Transfer Torque MRAM)은 쓰기 프로세스에서 전자 스핀이 자성 기능층 표면에서 투과와 반사 효율이 다르기 때문에 쓰기 전류가 고유적으로 비대칭인 반면, SOT-MRAM(Spin-Orbit Torque MRAM)은 쓰기 메커니즘에서 스핀 투과와 반사의 차이가 없기 때문에 쓰기 전류의 비대칭 문제가 없는 것으로 오랫동안 여겨져 왔다. 다른 한편, SOT-MRAM이 쓰기 프로세스에서 인가하는 보조 자기장은 다른 측면으로부터 쓰기 전류의 비대칭성을 야기할 수 있다. SOT-MRAM은 아직 효율적인 SOT 재료를 찾고 있으며 결합층을 도입해 해당 보조 자기장을 제공하는 기초 연구 단계에 있기 때문에 해당 보조 자기장이 소자와 회로 설계 측면에서 야기할 수 있는 쓰기 비대칭성 문제는 아직 고려하지 못하고 있다. SOT-MRAM이 향후 양산 과정에서 직면할 수 있는 이러한 문제점들에 대해 연구팀은 자성 메모리 성능과 제조 공법을 최적화하는 차원에서 관련 연구를 미리 수행하였다. 상술한 쓰기 전류 비대칭성 문제와 관련하여 연구팀은 보조 자기장의 유무에 따라 SOT 효율과 쓰기 전류의 방향, 보조 자기장 방향 및 세기 사이의 관계를 측정하여 쓰기 프로세스를 지배하는 SOT 효율도 고유적인 비대칭성을 가짐을 직접적으로 입증했다. 심층 연구 결과, 해당 비대칭성은 보조 자기장이 자성 기능층 내부의 스핀 배열에 대한 미세한 영향에서 비롯된다. 이를 기반으로 연구팀은 임계 쓰기 전류와 SOT 효율의 관계를 테스트하고 쓰기 프로세스의 두 가지 물리적 메커니즘을 분석했으며 키랄 도메인 벽 운동에 기반한 자구 확장 메커니즘이 SOT-MRAM의 쓰기 프로세스를 지배한다고 판단했다. 그러나 또 다른 일관된 자기 역전 메커니즘이 무작위로 발생할 수도 있으므로 쓰기 프로세스에 추가적인 비대칭성이 도입될 수 있다. 해당 연구 결과는 물리적 메커니즘에서 SOT-MRAM 대칭성 쓰기를 구현하기 위한 조건을 제한하고 다음 단계 회로 설계와 소자 구조 최적화를 위한 설계 지침을 제공한다. 관련 연구 성과는 “Write Asymmetry of Spin-Orbit Torque Memory Induced by In-Plane Magnetic Fields”라는 제목으로 국제학술지 “IEEE Electron Device Letters”에 게재되었다. 정보출처 : https://mp.weixin.qq.com/s/MeETsNdYPshqh1B1sAPtaw |
SEARCH
- 정책동향
- 이슈리포트
- 통계DB
- 통계DB